Specifikace standardu DDR5 jsou kompletní. Co nové paměti přinesou?
Na nástup pamětí DDR5 se již čeká velmi dlouho. Původní předpoklady hovořily již o roku 2018, ostatně, i my jsme o nich ostatně psali již v lednu 2019, ale od té doby bylo v tomto ohledu relativně ticho my stále jen marně vyčkávaly na další zprávy a novinky.
Konečně jsou však hotové také finální specifikace, na základě kterých budou moci dodavatelé odladit své výrobní procesy, a snad již brzy odstartovat hromadnou produkci.
Jedním z největších přínosů, na které se návrh nového standardu intenzivně soustředil, je výrazné zvýšení paměťové propustnosti tak, aby odpovídala požadavkům doby a v podobě výkonného hardwaru ztělesněného výkonnými GPU či CPU.
Oficiální výchozí paměťová propustnost je ve srovnání s DDR4 dvounásobná a měla by činit až 6,4 Gbps. Na druhou stranu i samotná organizace JEDEC přiznává, že při zahájení prodeje s takto vysokými hodnotami počítat nemáme – reálná očekávatelná hodnota činí 4,8 Gbps. Na druhou stranu se v budoucnu výrobcům pravděpodobně podaří hodnotu 6,4 Gbps dále navyšovat.
Kapacita modulů bude v případě spotřebitelských řešení v budoucnu dosahovat hodnot až 128 GB, u serverů a HPC se počítá s až 1TB nebo dokonce v delším horizontu i s 2TB moduly. Dosáhnout toho bylo možné díky zvýšení kapacity jedné paměťové banky až na 64 Gb. S paměťovými bankami také úzce souvisí další nová funkce. Nazývá se Fine grain refresh feature a napomáhá dalšími zvyšování efektivity tím, že umožňuje promazávání paměti jednotlivým bankám i v momentě, kdy jsou další banky zrovna využívány.
Moduly budou mít stejně jako v případě DDR4 stejný počet přípojných PINů (288), jejich fyzické rozložení však bude rozdílné (a paměti tak nebude možné ani jedním směrem zaměňovat). V jednom modulu budou paměti DDR5 pracovat ve dvoukanálovém zapojení a využijí 32bitové kanály (40bit ECC). Burst length je nově také dvounásobná (8 místo 16).
Díky efektivnějšímu provedení se také podařilo snížit standardní napájení z 1,2 V u DDR4 na 1, 1 V. Za zmínku stojí také informace, že regulace napětí již nebude probíhat prostřednictvím komponent na základní desce, ale bude o ní rozhodovat logika vestavěná přímo do jednotlivých modulů. Toto by mělo platit pro všechna různá provedení od UDIMM až po LRDIMM.
